ဆီလီကွန် wafer ဆီမီးကွန်ဒတ်တာ ထုတ်လုပ်ခြင်း လုပ်ငန်းစဉ် အသေးစိတ်

၆၄၀

ပထမဦးစွာ၊ polycrystalline silicon နှင့် dopants များကို တစ်ခုတည်းသော crystal furnace အတွင်းရှိ quartz crucible ထဲသို့ထည့်ကာ အပူချိန်ကို 1000 ဒီဂရီထက်ပို၍ မြှင့်ပေးပြီး polycrystalline silicon ကို သွန်းသောအခြေအနေတွင် ရယူပါ။

၆၄၀ (၁)၊

Silicon ingot ကြီးထွားမှုသည် polycrystalline silicon ကို တစ်ခုတည်းသော crystal silicon အဖြစ်ဖြစ်စေသော လုပ်ငန်းစဉ်တစ်ခုဖြစ်သည်။ polycrystalline silicon ကို အရည်အဖြစ် အပူပေးပြီးနောက်၊ အရည်အသွေးမြင့် တစ်ခုတည်းသော ပုံဆောင်ခဲများအဖြစ်သို့ ကြီးထွားစေရန် အပူပတ်ဝန်းကျင်ကို တိကျစွာ ထိန်းချုပ်ထားသည်။

ဆက်စပ်သဘောတရားများ-
တစ်ခုတည်းသော crystal ကြီးထွားမှု-polycrystalline silicon ပျော်ရည်၏ အပူချိန် တည်ငြိမ်ပြီးနောက် အစေ့ပုံဆောင်ခဲသည် ဆီလီကွန်အရည်ပျော်ထဲသို့ ဖြည်းညင်းစွာ ကျဆင်းသွားသည် (အစေ့အဆန်ကို ဆီလီကွန်အရည်ပျော်ရာတွင်လည်း အရည်ပျော်သွားလိမ့်မည်)၊ ထို့နောက် အစေ့အစေ့အရည်ကြည်ကို အရှိန်အဟုန်ဖြင့် မြှောက်ပေးသည်။ လုပ်ငန်းစဉ်။ ထို့နောက် မျိုးစေ့ချခြင်းလုပ်ငန်းစဉ်အတွင်း ဖြစ်ပေါ်လာသော အကွဲအပြဲများကို လည်ပင်းခွဲစိတ်မှုဖြင့် ဖယ်ရှားပေးသည်။ လည်ပင်းသည် လုံလောက်သောအရှည်အထိ ကျုံ့သွားသောအခါ၊ ပုံဆောင်ခဲတစ်လုံးစီလီကွန်၏ အချင်းသည် ဆွဲအမြန်နှုန်းနှင့် အပူချိန်ကို ချိန်ညှိခြင်းဖြင့် ပစ်မှတ်တန်ဖိုးအထိ ကျယ်လာပြီး၊ ထို့နောက် တူညီသောအချင်းကို ပစ်မှတ်အရှည်အထိ ကြီးထွားစေရန် ထိန်းသိမ်းထားသည်။ နောက်ဆုံးတွင်၊ ရွေ့လျားမှုကို နောက်ပြန်မပြန့်ပွားစေရန် ကာကွယ်ရန်အတွက်၊ တစ်ခုတည်းသော သလင်းကျောက် ingot သည် ပြီးသွားသော တစ်ခုတည်းသော crystal ingot ကိုရရှိရန် ပြီးသွားသည်၊ ထို့နောက် အပူချိန်အအေးခံပြီးနောက် ၎င်းကို ထုတ်ယူသည်။

တစ်ခုတည်းသော crystal silicon ပြင်ဆင်ခြင်းနည်းလမ်းများCZ နည်းလမ်းနှင့် FZ နည်းလမ်း။ CZ method ကို အတိုကောက် CZ method လို့ ခေါ်ပါတယ်။ CZ နည်းလမ်း၏ထူးခြားချက်မှာ ၎င်းကို သန့်ရှင်းသော quartz crucible ထဲတွင် graphite resistance အပူပေးကာ ဂရပ်ဖိုက်ခံနိုင်ရည်ရှိသော အပူပေးစနစ်ဖြင့် အကျဉ်းချုံးပြီး သန့်စင်မြင့်သော quartz crucible တွင် အစေ့ပုံဆောင်ခဲကို ဂဟေဆက်ရန်အတွက် အရည်ပျော်သောမျက်နှာပြင်သို့ ထည့်သွင်းစဉ်၊ အစေ့၏ပုံဆောင်ခဲကို လှည့်ပြီးနောက် သစ်တုံးကို ပြောင်းပြန်လှန်ပါ။ အစေ့ပုံဆောင်ခဲသည် အပေါ်သို့ ဖြည်းညှင်းစွာ မြှောက်လိုက်ပြီး အစေ့ထုတ်ခြင်း၊ ကျယ်ခြင်း၊ ပခုံးလှည့်ခြင်း၊ တူညီသော အချင်းကြီးထွားခြင်းနှင့် အမြီးဆွဲခြင်း လုပ်ငန်းစဉ်များအပြီးတွင် တစ်ခုတည်းသော ပုံဆောင်ခဲဆီလီကွန်ကို ရရှိသည်။

ဇုန်အရည်ပျော်နည်းလမ်းသည် မတူညီသောနေရာများတွင် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းပုံဆောင်ခဲများ အရည်ပျော်ရန်နှင့် ပုံဆောင်ခဲဖြစ်စေရန် polycrystalline ingots ကိုအသုံးပြုသည့်နည်းလမ်းဖြစ်သည်။ အပူစွမ်းအင်ကို ဆီမီးကွန်ဒတ်တာတံ၏ တစ်ဖက်စွန်းရှိ အရည်ပျော်ဇုန်ကို ထုတ်ပေးရန်အတွက် အသုံးပြုကာ၊ ထို့နောက် တစ်ခုတည်းသော သလင်းကျောက်သော အစေ့ပုံဆောင်ခဲကို ဂဟေဆော်သည်။ အရည်ပျော်ဇုန်ကို ကြိမ်လုံး၏အခြားစွန်းသို့ ဖြည်းညင်းစွာရွေ့လျားစေရန် အပူချိန်ကို ချိန်ညှိထားပြီး တံတစ်ခုလုံးကိုဖြတ်၍ ပုံဆောင်ခဲတစ်ခု ပေါက်လာကာ အစေ့ပုံဆောင်ခဲ၏ လမ်းကြောင်းသည် တူညီသည်။ ဇုန်အရည်ပျော်နည်းကို အလျားလိုက်ဇုန်အရည်ပျော်နည်းနှင့် ဒေါင်လိုက်ဇုန်အရည်ပျော်နည်းဟူ၍ နှစ်မျိုးခွဲခြားထားသည်။ ဂျာမနီယမ် နှင့် GaA ကဲ့သို့သော ပစ္စည်းများ၏ သန့်စင်မှုနှင့် တစ်ခုတည်းသော ပုံဆောင်ခဲ ကြီးထွားမှုအတွက် အဓိကအားဖြင့် အသုံးပြုသည်။ နောက်တစ်ခုကတော့ တစ်ခုတည်းသော crystal seed crystal နဲ့ polycrystalline silicon rod တို့ရဲ့ အဆက်အသွယ်မှာ သွန်းတဲ့ဇုန်ကို ထုတ်ဖို့ လေထုထဲမှာ ကြိမ်နှုန်းမြင့် ကွိုင်ကို အသုံးပြုပြီး တစ်ခုတည်း ကြီးထွားဖို့အတွက် သွန်းတဲ့ဇုန်ကို အပေါ်ကို ရွှေ့လိုက်ပါ။ ပုံဆောင်ခဲ။

ဆီလီကွန် wafers များ၏ 85% ခန့်ကို Czochralski နည်းလမ်းဖြင့် ထုတ်လုပ်ပြီး 15% silicon wafer များကို zone အရည်ပျော်သည့်နည်းလမ်းဖြင့် ထုတ်လုပ်ပါသည်။ အပလီကေးရှင်းအရ၊ Czochralski နည်းလမ်းဖြင့် စိုက်ပျိုးထားသော တစ်ခုတည်းသော crystal silicon ကို ပေါင်းစပ် circuit အစိတ်အပိုင်းများထုတ်လုပ်ရန် အဓိကအသုံးပြုပြီး zone အရည်ပျော်သည့်နည်းလမ်းဖြင့် စိုက်ပျိုးထားသော crystal silicon တစ်ခုတည်းကို power semiconductors အတွက် အဓိကအသုံးပြုပါသည်။ Czochralski နည်းလမ်းသည် ရင့်ကျက်သော လုပ်ငန်းစဉ်ရှိပြီး ကြီးမားသော အချင်းရှိသော တစ်ခုတည်းသော ပုံဆောင်ခဲဆီလီကွန် ကြီးထွားရန် ပိုမိုလွယ်ကူသည်။ ဇုန်အရည်ပျော်နည်းလမ်း အရည်ပျော်ခြင်းသည် ကွန်တိန်နာကို အဆက်အသွယ်မပြုပါ၊ ညစ်ညမ်းရန်မလွယ်ကူပါ၊ ပိုမိုသန့်ရှင်းစင်ကြယ်ပြီး ပါဝါမြင့်သော အီလက်ထရွန်းနစ်ပစ္စည်းများ ထုတ်လုပ်ရန်အတွက် သင့်လျော်သော်လည်း ကြီးမားသောအချင်းရှိသော တစ်ခုတည်းသော ပုံဆောင်ခဲဆီလီကွန်ကို ကြီးထွားရန် ပိုခက်ခဲပါသည်။ ယေဘုယျအားဖြင့် အချင်း 8 လက်မ သို့မဟုတ် ထိုထက်နည်းသောအတွက်သာ အသုံးပြုသည်။ ဗီဒီယိုသည် Czochralski နည်းလမ်းကိုပြသသည်။

၆၄၀ (၂)၊

တစ်ခုတည်းသော crystal silicon rod ၏ အချင်းကို ထိန်းချုပ်ရန် ခက်ခဲခြင်းကြောင့်၊ single crystal များကို ရယူရန်အတွက် စံအချင်းများဖြစ်သည့် 6 လက်မ၊ 8 လက်မ၊ 12 လက်မ စသည်တို့ကို ရရှိစေရန်အတွက်၊ crystal၊ ဆီလီကွန် ingot ၏ အချင်းသည် လှိမ့်ပြီး မြေပြင်ဖြစ်လိမ့်မည်။ လှိမ့်ပြီးနောက် ဆီလီကွန်တံ၏ မျက်နှာပြင်သည် ချောမွေ့ပြီး အရွယ်အစား အမှားအယွင်းသည် သေးငယ်သည်။

၆၄၀ (၃)၊

အဆင့်မြင့်ဝါယာကြိုးဖြတ်တောက်ခြင်းနည်းပညာကို အသုံးပြု၍ ပုံဆောင်ခဲတစ်လုံးတည်းကို လှီးဖြတ်သည့်ကိရိယာမှတစ်ဆင့် သင့်လျော်သောအထူရှိသော ဆီလီကွန် wafers များအဖြစ် ပိုင်းဖြတ်ပါသည်။

(၄) ၆၄၀၊

ဆီလီကွန် wafer ၏သေးငယ်သောအထူကြောင့်, ဖြတ်တောက်ပြီးနောက်ဆီလီကွန် wafer ၏အစွန်းသည်အလွန်ချွန်ထက်သည်။ အစွန်းကြိတ်ခြင်း၏ ရည်ရွယ်ချက်မှာ ချောမွေ့သော အစွန်းတစ်ခု ဖန်တီးရန်နှင့် အနာဂတ် ချစ်ပ်ထုတ်လုပ်ရေးတွင် ကွဲရန်မလွယ်ကူပါ။

(၆း၆၄၀)၊

LAPPING သည် လေးလံသောရွေးချယ်မှုပန်းကန်ပြားနှင့် အောက်ပိုင်းပုံဆောင်ခဲပြားကြားရှိ wafer ကိုထည့်ကာ wafer ပြားသွားစေရန်အတွက် ဖိအားနှင့် လှည့်ပတ်ရန်ဖြစ်သည်။

(၅) ၆၄၀၊

Etching သည် wafer ၏ မျက်နှာပြင်ပျက်စီးမှုကို ဖယ်ရှားရန် လုပ်ငန်းစဉ်တစ်ခုဖြစ်ပြီး ရုပ်ပိုင်းဆိုင်ရာလုပ်ဆောင်မှုကြောင့် ပျက်စီးနေသော မျက်နှာပြင်အလွှာကို ဓာတုဗေဒနည်းဖြင့် ပျော်ဝင်စေသည်။

(၈း၆၄၀)၊

နှစ်ထပ်ကြိတ်ခွဲခြင်းသည် wafer ကို ချော့မော့စေပြီး မျက်နှာပြင်ပေါ်ရှိ အပေါက်ငယ်များကို ဖယ်ရှားရန် လုပ်ငန်းစဉ်တစ်ခုဖြစ်သည်။

(၇း၆၄၀)၊

RTP သည် wafer ကို စက္ကန့်အနည်းငယ်အတွင်း လျင်မြန်စွာ အပူပေးသည့် လုပ်ငန်းစဉ်ဖြစ်ပြီး wafer ၏ အတွင်းပိုင်း ချို့ယွင်းချက်များသည် တစ်ပြေးညီဖြစ်ပြီး သတ္တုအညစ်အကြေးများကို ဖိနှိပ်ကာ ဆီမီးကွန်ဒတ်တာ၏ ပုံမှန်မဟုတ်သော လုပ်ဆောင်မှုကို တားဆီးထားသည်။

(၁၁း၆၄၀)၊

Polishing သည် မျက်နှာပြင်တိကျသော စက်ဖြင့် မျက်နှာပြင်ချောမွေ့မှုကို သေချာစေသည့် လုပ်ငန်းစဉ်တစ်ခုဖြစ်သည်။ သင့်လျော်သော အပူချိန်၊ ဖိအားနှင့် လည်ပတ်မှုအမြန်နှုန်းတို့နှင့်အတူ ပွတ်တိုက်ခြင်း slurry နှင့် polishing cloth ကိုအသုံးပြုခြင်းသည် ယခင်လုပ်ငန်းစဉ်မှကျန်ခဲ့သော စက်ပိုင်းဆိုင်ရာပျက်စီးမှုအလွှာကို ဖယ်ရှားနိုင်ပြီး မျက်နှာပြင်ညီညာမှုရှိသော ဆီလီကွန် wafers များကို ရရှိနိုင်ပါသည်။

(၉း၆၄၀)၊

သန့်ရှင်းရေးလုပ်ရခြင်း၏ ရည်ရွယ်ချက်မှာ ဆီလီကွန် wafer မျက်နှာပြင်၏ သန့်ရှင်းမှုနှင့် နောက်ဆက်တွဲ လုပ်ငန်းစဉ်များ၏ အရည်အသွေး လိုအပ်ချက်များနှင့် ပြည့်မီစေရန်အတွက် သန့်စင်ရေး၏ ရည်ရွယ်ချက်မှာ ဆီလီကွန် wafer မျက်နှာပြင်ပေါ်တွင် ကျန်ရှိနေသော အော်ဂဲနစ်ပစ္စည်းများ၊ အမှုန်အမွှားများ၊ သတ္တုများ စသည်တို့ကို ဖယ်ရှားရန်ဖြစ်သည်။

(၁၀း၆၄၀)၊

ချောမွတ်မှုနှင့် ခံနိုင်ရည်အား စမ်းသပ်သူသည် ပွတ်တိုက်ပြီး သန့်ရှင်းရေးလုပ်ပြီးနောက် ဆီလီကွန် wafer ၏ အထူ၊ ညီညာမှု၊ ဒေသအပြားလိုက်မှု၊ ကွေးညွှတ်မှု၊ ထိပ်တိုက်တွေ့မှု၊ ခံနိုင်ရည်ရှိမှု စသည်ဖြင့် သုံးစွဲသူများ၏ လိုအပ်ချက်နှင့် ကိုက်ညီကြောင်း သေချာစေရန် စစ်ဆေးသည်။

(၁၂း၆၄၀)၊

အပိုင်းပိုင်းရေတွက်ခြင်းသည် wafer ၏မျက်နှာပြင်ကို တိကျစွာစစ်ဆေးရန်အတွက် လုပ်ငန်းစဉ်တစ်ခုဖြစ်ပြီး မျက်နှာပြင်ချို့ယွင်းချက်နှင့် အရေအတွက်ကို လေဆာဖြင့်ခွဲခြမ်းစိတ်ဖြာခြင်းဖြင့် ဆုံးဖြတ်သည်။

(၁၄း၆၄၀)၊

EPI GROWING သည် အခိုးအငွေ့အဆင့် ဓာတုဗေဒနည်းဖြင့် ပွတ်ထားသော ဆီလီကွန် wafer များပေါ်တွင် အရည်အသွေးမြင့် ဆီလီကွန်တစ်ခုတည်း ဖန်သားပြင်များကို ကြီးထွားစေသည့် လုပ်ငန်းစဉ်တစ်ခုဖြစ်သည်။

ဆက်စပ်သဘောတရားများ-Epitaxial ကြီးထွားမှု- အချို့သောလိုအပ်ချက်များနှင့် တူညီသောပုံဆောင်ခဲအလွှာတစ်ခုပေါ်ရှိ အလွှာတစ်ခု၏ ကြီးထွားမှုကို ရည်ညွှန်းသည်။ Epitaxial ကြီးထွားမှုနည်းပညာကို 1950 နှောင်းပိုင်းနှင့် 1960 အစောပိုင်းများတွင် တီထွင်ခဲ့သည်။ ထိုအချိန်တွင်၊ ကြိမ်နှုန်းမြင့်ပြီး ပါဝါမြင့်သည့် စက်ပစ္စည်းများကို ထုတ်လုပ်ရန်အတွက် စုဆောင်းသူစီးရီးများ၏ ခံနိုင်ရည်အား လျှော့ချရန် လိုအပ်ပြီး ဗို့အားနှင့် မြင့်မားသောလျှပ်စီးကြောင်းများကို ခံနိုင်ရည်ရှိရန် လိုအပ်သောကြောင့် ပါးလွှာသော အမြင့်ကို ကြီးထွားရန် လိုအပ်ပါသည်။ ခုခံမှုနည်းသော အလွှာပေါ်ရှိ epitaxial အလွှာ။ epitaxially စိုက်ပျိုးထားသော တစ်ခုတည်းသော ပုံဆောင်ခဲအလွှာအသစ်သည် လျှပ်ကူးနိုင်သော အမျိုးအစား၊ ခံနိုင်ရည်ရှိမှု စသည်ဖြင့် ကွဲပြားနိုင်ပြီး မတူညီသော အထူနှင့် လိုအပ်ချက်များရှိသည့် အလွှာပေါင်းများစွာရှိသော ပုံဆောင်ခဲများကို စိုက်ပျိုးနိုင်သည်၊ ထို့ကြောင့် စက်ပစ္စည်းဒီဇိုင်းနှင့် လိုက်လျောညီထွေမှုတို့ကို များစွာတိုးတက်စေပါသည်။ device ၏စွမ်းဆောင်ရည်။

(၁၃း၆၄၀)၊

ထုပ်ပိုးခြင်းဆိုသည်မှာ အရည်အချင်းပြည့်မီသော နောက်ဆုံးထုတ်ကုန်များ၏ ထုပ်ပိုးမှုဖြစ်သည်။


ပို့စ်အချိန်- နိုဝင်ဘာ-၀၅-၂၀၂၄